机读格式显示(MARC)

• 000 01476nam 2200337 450

• 001 0000506276

• 005 20251017151500.0

• 010 __ |a 978-7-03-078828-3 |d CNY78.00

• 100 __ |a 20240717d2024 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a ASIC设计与综合 |A ASIC she ji yu zong he |e 使用Verilog进行RTL设计 |f (印) 瓦伊巴夫·塔拉特著 |g 孙健, 魏东译

• 210 __ |a 北京 |c 科学出版社 |d 2024

• 215 __ |a xi, 270页 |c 图 |d 26cm

• 225 2_ |a 数字IC设计工程师丛书 |A shu zi IC she ji gong cheng shi cong shu

• 312 __ |a 英文题名原文取自书中

• 314 __ |a 瓦伊巴夫·塔拉特, “1 Rupee S T”的企业家和导师。

• 330 __ |a 本书共20章, 内容包括ASIC设计流程、时序设计、多时钟域设计、低功耗的设计考虑因素、架构和微架构设计、设计约束和SDC命令、综合和优化技巧、可测试性设计、时序分析、物理设计、典型案例等。本书提供了大量的练习题和案例分析, 可以帮助读者更好地理解和掌握所学的知识。

• 410 _0 |1 2001 |a 数字IC设计工程师丛书

• 500 10 |a ASIC design and synthesis : RTL design using Verilog |A Asic Design And Synthesis : Rtl Design Using Verilog |m Chinese

• 517 1_ |a 使用Verilog进行RTL设计 |A shi yong Verilog jin xing RTL she ji

• 606 0_ |a 集成电路 |A ji cheng dian lu |x 电路设计

• 690 __ |a TN402 |v 5

• 701 _1 |a 塔拉特 |A ta la te |g (Taraate, Vaibbhav) |4 著

• 702 _0 |a 孙健 |A sun jian |4 译

• 702 _0 |a 魏东 |A wei dong |4 译

• 801 _0 |a CN |b 湖北三新 |c 20250721

• 905 __ |a LJUZC |d TN402/51

• 920 __ |a 222016 |z 1