机读格式显示(MARC)

• 000 01220nam0 2200337 450

• 001 0000492505

• 005 20260904155700.0

• 010 __ |a 978-7-302-66616-5 |d CNY79.80

• 100 __ |a 20240715d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与Verilog HDL |A EDA ji shu yu VerilogHDL |f 黄继业 ... [等] 编著

• 205 __ |a 第4版

• 210 __ |a 北京 |c 清华大学出版社 |d 2024

• 215 __ |a 298页 |c 图 |d 26cm

• 304 __ |a 题名页题: 黄继业, 黄汐威, 潘松, 陈龙编著

• 320 __ |a 有书目

• 330 __ |a 本书共分为7个部分: EDA技术的概述、VHDL语法知识及其实用技术、Quartus/Vivado及IP模块的详细使用方法、有限状态机设计技术、16/32位实用CPU设计技术及创新实践项目、基于ModelSim的TestBench仿真技术、以及基于MATLAB和DSPBuilder平台的EDA设计技术及大量实用系统设计示例。

• 606 0_ |a 电子电路 |A dian zi dian lu |x 电路设计 |x 计算机辅助设计

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计

• 690 __ |a TN702.2 |v 5

• 690 __ |a TP312 |v 5

• 690 __ |a TN702 |v 4

• 701 _0 |a 黄继业 |A huang ji ye |4 编著

• 701 _0 |a 黄汐威 |A huang xi wei |4 编著

• 701 _0 |a 潘松 |A pan song |4 编著

• 801 _0 |a CN |b 湖北三新 |c 20250317

• 905 __ |a LJUZC |d TN702/101=4

• 920 __ |a 222016 |z 1