机读格式显示(MARC)

• 000 01423nam 2200325 450

• 001 0000511051

• 005 20260305094800.0

• 010 __ |a 978-7-121-49629-5 |d CNY69.00

• 099 __ |a CAL 012025055460

• 100 __ |a 20250321d2025 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |A shu zi xi tong she ji yu Verilog HDL |f 王金明编著

• 205 __ |a 第9版

• 210 __ |a 北京 |c 电子工业出版社 |d 2025

• 215 __ |a XII, 361页 |c 图 |d 26cm

• 225 2_ |a 普通高等教育EDA技术系列教材 |A pu tong gao deng jiao yu EDA ji shu xi lie jiao cai

• 320 __ |a 有书目 (第361页)

• 330 __ |a 本书根据电子信息类课程理论教学和实践教学要求, 以提高数字系统设计能力为目的, 系统完整地阐述EDA技术、FPGA/CPLD器件、VerilogHDL语言和相关数字系统设计技术。全书以QuartusPrime、ModelSim软件为工具, 按”器件-软件-语言-案例”为主线展开, 内容紧贴教学和科研实际, 以可综合的设计为重点, 通过诸多精选设计案例, 阐述数字系统设计的方法与技术, 由浅入深介绍Verilog工程开发的知识与技能。

• 410 _0 |1 2001 |a 普通高等教育EDA技术系列教材

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计 |x 高等教育 |j 教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 计算机辅助设计 |x 数字电路 |x 高等教育 |j 教材

• 690 __ |a TP271 |v 5

• 690 __ |a TN790.2 |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 801 _0 |a CN |b 人天书店 |c 20250321

• 905 __ |a LJUZC |d TP271/33=9

• 920 __ |a 222016 |z 1