机读格式显示(MARC)
- 010 __ |a 978-7-302-46662-8 |d CNY49.00
- 099 __ |a CAL 012017089042
- 100 __ |a 20170605d2017 em y0chiy50 ea
- 200 1_ |a 搭建你的数字积木 |A da jian ni de shu zi ji mu |e 数字电路与逻辑设计 |e Verilog HDL&Vivado版 |d = Build your digital blocks |e digital circuits and logic design using Verilog HDL & Vivado |f 汤勇明, 张圣清, 陆佳华编著 |z eng
- 210 __ |a 北京 |c 清华大学出版社 |d 2017
- 215 __ |a XIV, 319页 |c 图 |d 26cm
- 225 2_ |a 高等学校电子信息类专业系列教材 |A gao deng xue xiao dian zi xin xi lei zhuan ye xi lie jiao cai
- 330 __ |a 本书深入浅出, 利用数字积木使读者能快速入门设计过程, 搭建原型设计。案例从基本门电路, 中小规模接口电路, 到复杂数字信号处理, 数字图像处理全覆盖。本书实验硬件平台采用目前最为广泛用于科研和教学的Xilinx 28nm Artix-7器件和Vivado工具, 源程序在Github开源, 并保持更新, 教材同时配合相应的讲解及实验操作视频引导。
- 333 __ |a 教育部高等学校电子信息类专业教学指导委员会规划教材 “十三五”江苏省高等学校重点教材 (编号: 2016-2-018) 教育部Xilinx公司产学合作专业综合改革重点支持项目 Xilinx公司大学计划制定教材
- 410 _0 |1 2001 |a 高等学校电子信息类专业系列教材
- 510 1_ |a Build your digital blocks |e digital circuits and logic design using Verilog HDL & Vivado |z eng
- 517 1_ |a 数字电路与逻辑设计 |A shu zi dian lu yu luo ji she ji
- 606 0_ |a 数字电路 |A shu zi dian lu |x 逻辑设计 |x 高等学校 |j 教材
- 701 _0 |a 汤勇明 |A tang yong ming |4 编著
- 701 _0 |a 张圣清 |A zhang sheng qing |4 编著
- 701 _0 |a 陆佳华 |A lu jia hua |4 编著
- 801 _0 |a CN |b 人天书店 |c 20170605
- 905 __ |a LJUZC |d TN79/132