机读格式显示(MARC)
- 000 01520nam0 2200337 450
- 010 __ |a 978-7-121-40774-1 |d CNY59.00
- 099 __ |a CAL 0120217143105
- 100 __ |a 20210429d2021 em y0chiy50 ea
- 200 1_ |a Verilog HDL数字系统设计与验证 |A Verilog HDLshu zi xi tong she ji yu yan zheng |e 以太网交换机案例分析 |f 乔庐峰, 陈庆华主编
- 210 __ |a 北京 |c 电子工业出版社 |d 2021
- 215 __ |a 231页 |c 图 |d 26cm
- 314 __ |a 乔庐峰, 陆军工程大学通信工程学院教授, 博士, 硕士生导师。陈庆华, 陆军工程大学通信工程学院副教授。
- 330 __ |a 本书将以太网交换机电路的设计与实现作为完整案例, 分别介绍了介质访问控制 (MAC) 控制器、数据帧合路电路、MAC帧处理电路、基于哈希散列的查表电路、简易队列管理器、基于链表的队列管理器、变长分组的分割与重组电路等通信和网络中常用的电路, 并以此为基础, 采用循序渐进、由简单到复杂的方式, 给出了两个版本的完整以太网交换机电路。
- 333 __ |a 普通高等教育“十三五”规划教材 电子信息科学与工程类专业规划教材
- 517 1_ |a 以太网交换机案例分析 |A yi tai wang jiao huan ji an li fen xi
- 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计 |x 高等教育 |j 教材
- 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等教育 |j 教材
- 701 _0 |a 乔庐峰 |A qiao lu feng |4 主编
- 701 _0 |a 陈庆华 |A chen qing hua |4 主编
- 801 _0 |a CN |b 人天书店 |c 20210429
- 905 __ |a LJUZC |d TP271/40