机读格式显示(MARC)

• 000 01143nam0 2200313 450

• 001 0000040514

• 005 20060228151900.0

• 010 __ |a 7-81077-302-X |d CNY38.00

• 099 __ |a CAL 012003139158

• 100 __ |a 20051201d2003 ekmy0chiy0121 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog数字系统设计教程 |A Verilog Shu Zi Xi Tong She Ji Jiao Cheng |f 夏宇闻编著

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2003

• 215 __ |a 469页 |c 图 |d 26cm

• 312 __ |a 并列题名取自封面

• 330 __ |a 本书共分3篇，另加一附录。第1篇为初级篇，共8讲；第2篇为中级篇，共12讲；第3篇为实验篇，共12个实验例选。最后一部分是Ｖｅｒｉｌｏｇ　ＨＤＬ知识由浅入深，由简单到复杂、由典型到一般的循环渐进方法，一步步传授给读者。

• 333 __ |a 高等学校通用教材

• 510 1_ |a Verilog digital system design tutorial |z eng

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x Verilog HDL |x 程序设计 |j 教材

• 690 __ |a TP312 |v 4

• 701 _0 |a 夏宇闻 |A xia yu wen |4 编著

• 801 _2 |a CN |b NUL |c 20030912

• 801 _2 |a CN |b DUTL |c 20030928

• 801 _2 |a CN |b LJUZC |c 20060228

• 905 __ |a LJUZC |d TP312/331

• 920 __ |a 222016 |z 1